通过采用时钟延时的设计思想，在超大规模SoC集成电路设计中将异步复位与时钟门控技术结合起来。只要采用很小的电路开销，就能大大降低超大规模集成电路后端设计的复杂度。同时能够有效地降低集成电路硅片的成本和功耗。该设计方法成功应用于COMIPSoC集成电路的设计，取得了良好的效果。目前该设计方法已申请专利。
电工电器的低压装置：低压补偿装置是无功功率补偿中应用较为广泛的一种，应用中将其安装在配电变压器的低压侧，也可在电动机的附近安装，并与之进行同步运行来进行补偿，同时也可在工厂配电房或者楼宇的配电房内进行无功补偿。
同样的，在芯片复位电路的设计中，复位信号的延时也将会对电路的数字逻辑产生影响。如图1所示的电路，由于三个不同的电路模块的复位信号输入端(Rst)与整个芯片的复位信号源(Reset)的电路连接路径不同，就有可能造成如图2所示的复位信号延时。当复位信号不同步时，由于各模块的输出还有后续的逻辑运算有可能造成在模块1的复位信号消失并开始运转的时刻，模块2和模块3的复位操作仍然没有完成，其输出还处于不确定状态，从而导致系统逻辑状态混乱的不良结果。
