当所有触发器进入复位状态后，将时钟打开一定时间。这时由于有复位端的信号都处于复位状态(即使有时钟也不会工作)，只有无复位信号的触发器工作。而且无复位信号的触发器会采集有复位信号的触发器复位状态，在保证所有的无复位触发器都采到有效的复位状态后，时钟控制模块又会将时钟关闭，然后才是复位信号的撤消过程。这样中间有一段时钟信号用来复位无复位端的信号，这段时钟持续时间的长短可以根据设计中较长无复位信号触发器链来决定，至少要大于链的长度。例如在图6中，在各模块Rst复位信号都有效的时间段(Tr)内，在CLK时钟信号上产生至少N-2个脉冲。这样，图6中没有与Rst信号直接相连的N-2个触发器就可以在N-2个CLK信号作用下，通过触发器D1的输出来翻转为确定状态，完成复位操作。
电工电器的无功补偿就是在电网的感性负荷中设置相应的电容设备，以此补偿电感性负荷引起的无功功率，从而降低无功功率在电网中出现的数量，改变功率因数而提高供电质量。在交流电路中，单纯的电阻元件负载电流与电压的相位应是一致的，纯电感负载电流滞后电压为90°，也就是纯电容中电流与纯电感中的电流相位差180°，可以实现抵销，即电源向外部供电，感性负载向外释放的能量在两种负荷间相互变换，感性负荷所需要的无功功率就可以在容性负荷产生的无功功率上获得补偿，这就实现了补偿的目标。
在同步设计中，通常采用时间延时平衡的方法来保证复位信号到达各个触发器的时间相同。这样需要加很多的延时缓冲器，对芯片的面积、功耗和成本等关键指标带来严重的影响，同时增加了大规模集成电路设计的复杂性。本文提出了一种适用于大规模集成电路设计的复位方法，该方法采用简单电路设计，可以不用加入延时平衡缓冲器，大大降低了芯片设计的复杂度，同时降低芯片的面积、功耗和成本等。
